Optimized VLSI Architectures for Power-Efficient Deep Neural Networks in Edge-AI Enabled Robotics
Edge-AI robotics requires deep neural network inference that is both power-and silicon-constrained, while ensuring no compromise on latency or task accuracy. The work introduces a software–hardware codesign of VLSI/SoC DNN accelerators combining a technology-constrained processing element array, an...
محفوظ في:
| المؤلف الرئيسي: | |
|---|---|
| مؤلفون آخرون: | , , , , , |
| التنسيق: | article |
| منشور في: |
2025
|
| الوصول للمادة أونلاين: | http://hdl.handle.net/11675/14495 https: |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
كن أول من يترك تعليقا!