DFT for controlled-impedance I/O buffers
This paper presents an architecture that enhances the testability of controlled-impedance buffers (CIBs). By testing CIBs digitally, the new architecture overcomes most of the problems with the traditional testing method. Most of these problems are test cost related. While reducing the test cost, th...
محفوظ في:
| المؤلف الرئيسي: | Al-Yamani, A.A. (author) |
|---|---|
| مؤلفون آخرون: | unknown (author) |
| التنسيق: | article |
| منشور في: |
2006
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://eprints.kfupm.edu.sa/id/eprint/14367/1/14367_1.pdf https://eprints.kfupm.edu.sa/id/eprint/14367/2/14367_2.doc |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Generic DFT approach for pattern sensitive faults in word-orientedmemories
حسب: Amin, A.A.
منشور في: (1996) -
Floating and Grounded Impedance Simulator
حسب: unknown
منشور في: (2020) -
FPGA BASED MULTI-LAYER BUFFER FOR HPC
حسب: unknown
منشور في: (2020) -
Performance Analysis Of Buffered CSMA/CD Systems
حسب: Shabaik, Emara
منشور في: (2020) -
Hydration Assessment Using the Bio-Impedance Analysis Method
حسب: Reem AlDisi (18418764)
منشور في: (2022)