Performance driven, low-power, standard VLSI cell placement using simulated evolution
محفوظ في:
| المؤلف الرئيسي: | Khan, Junaid Asim (author) |
|---|---|
| مؤلفون آخرون: | unknown (author) |
| التنسيق: | masterThesis |
| منشور في: |
2001
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://eprints.kfupm.edu.sa/id/eprint/10077/1/10077.pdf |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Simulated evolution for timing and low power VLSI standard cell placement
حسب: Sait, Sadiq M.
منشور في: (2020) -
Parallelization of Iterative Heuristic for Performance-Driven Low-Power VLSI Standard Cell Placement.
حسب: Syed, Sanaullah/SS
منشور في: (2003) -
Performance and low power driven VLSI standard cell placement usingtabu search
حسب: Sait, Sadiq M.
منشور في: (2002) -
Iterative algorithms for timing and low power driven VLSI standard-cell placement
حسب: Minhas, Mahmood-ur-Rehman
منشور في: (2001) -
Fuzzy simulated evolution for power and performance optimization ofVLSI placement
حسب: Sait, Sadiq M.
منشور في: (2001)