An Efficient Network-on-Chip Architecture Based on the Fat-Tree (FT) Topology
A novel approach for an efficient network-on-chip using a modified Fat Tree is presented. Contention is eliminated and latency is reduced through an improved topology and router architecture. The adopted topology increases performance without a substantial increase in the routing cost. This is achie...
محفوظ في:
| المؤلف الرئيسي: | Bouhraoua, A. (author) |
|---|---|
| مؤلفون آخرون: | Elrabaa, M. (author), unknown (author) |
| التنسيق: | article |
| منشور في: |
2006
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://eprints.kfupm.edu.sa/id/eprint/14087/1/14087_1.pdf https://eprints.kfupm.edu.sa/id/eprint/14087/2/14087_2.doc |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Design Feasibility Study For A 500 Gbits/s AES Cypher Decypher Engine
حسب: Bouhraoua, A.
منشور في: (2006) -
A Portable Clock Recovery Circuit (CRC) For Systems-On-Chip Serial Data Communication
حسب: Elrabaa, Muhammad
منشور في: (2006) -
A Digital Clock Re-Timing Circuit for On-Chip Source-Synchronous Serial Links
حسب: Elrabaa, Muhammad
منشور في: (2006) -
Speed optimised array architecture for flash EEPROMs
حسب: Amin, A.A.M.
منشور في: (1993) -
Efficient Approach for Processing of Hexagonally Sampled Exploration Seismic Data using Spiral Architecture.
حسب: unknown
منشور في: (2020)