A framework for the VLSI implementation of systolic tree based data structures.
محفوظ في:
| المؤلف الرئيسي: | Khalid, Mohammed Abdul Aziz (author) |
|---|---|
| مؤلفون آخرون: | unknown (author) |
| التنسيق: | masterThesis |
| منشور في: |
1994
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://eprints.kfupm.edu.sa/id/eprint/10073/1/10073.pdf |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
VLSI DESIGN AND IMPLEMENTATION OF SYSTOLIC TREE QUEUES
حسب: Sait, Sadiq M.
منشور في: (2020) -
A Systolic algorithm for VLSI design of a viterbi decoder.
حسب: Damati, Ali Fiqhi
منشور في: (1988) -
A systolic algorithm for VLSI design of a 1/N rate Viterbi decoder
حسب: Sait, Sadiq M.
منشور في: (1989) -
Data-flow expression evaluator for VLSI implementation.
حسب: Ghaffar, Faaez Mohammed.
منشور في: (1987) -
Hardware design and VLSI implementation of a byte-wise CRCgenerator chip
حسب: Sait, Sadiq M.
منشور في: (1995)