ASIC design with AHPL

ASIC design with AHPL

Presents the progress made at the King Fahd University of Petroleum and Minerals in putting together an AHPL based design automation system using indigenous effort, software tools developed locally and in US universities into a cohesive system. The AHPL language is used as the frontend specification...

وصف كامل

محفوظ في:

التفاصيل البيبلوغرافية
المؤلف الرئيسي:	Sait, Sadiq M. (author)
مؤلفون آخرون:	Benten, M.S.T. (author), Khan, A.M.T. (author), unknown (author)
التنسيق:	article
منشور في:	1994
الموضوعات:	Computer
الوصول للمادة أونلاين:	https://eprints.kfupm.edu.sa/id/eprint/14260/1/14260_1.pdf https://eprints.kfupm.edu.sa/id/eprint/14260/2/14260_2.doc
الوسوم:	إضافة وسم لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!

مواد مشابهة

DESIGNING ASICS WITH UAHPL
حسب: Sait, Sadiq M.
منشور في: (2020)

Designing ASICs with UAHPL
حسب: Sait, Sadiq M.
منشور في: (1995)

Automated VHDL composition from AHPL
حسب: Soleja, Faisal Mohammad Zafar
منشور في: (1996)

AN ON CHIP ALL-DIGITAL CONFIGURABLE CLOCK GENERATOR FOR ASICS' AT-SPEED TESTING
حسب: unknown
منشور في: (2020)

Merging GF(p) Elliptic Curve Point Adding and Doubling on Pipelined VLSI Cryptographic ASIC Architecture
حسب: Gutub, Adnan
منشور في: (2006)

VLSI DESIGN AND IMPLEMENTATION OF SYSTOLIC TREE QUEUES
حسب: Sait, Sadiq M.
منشور في: (2020)

Digital circuit design through simulated evolution (SimE)
حسب: Sait, Sadiq M.
منشور في: (2003)

CMOS/BiCMOS mixed design using tabu search
حسب: Sait, Sadiq M.
منشور في: (1998)

CMOS/BiCMOS mixed design using tabu search
حسب: Sait, Sadiq M.
منشور في: (2020)

Designing Cellular Mobile Networks Using Non{Deterministic Iterative Heuristics
حسب: Sait, Sadiq M.
منشور في: (2020)

Hardware design and VLSI implementation of a byte-wise CRCgenerator chip
حسب: Sait, Sadiq M.
منشور في: (1995)

A modified ant colony algorithm for evolutionary design of digital circuits
حسب: Sait, Sadiq M.
منشور في: (2003)

HARDWARE DESIGN AND VLSI IMPLEMENTATION OF A BYTE-WISE CRC GENERATOR CHIP
حسب: Sait, Sadiq M.
منشور في: (2020)

Integrating UAHPL-DA systems with VLSI design tools to support VLSIDA courses
حسب: Sait, Sadiq M.
منشور في: (1992)

INTEGRATING UAHPL-DA SYSTEMS WITH VLSI DESIGN TOOLS TO SUPPORT VLSI DA COURSES
حسب: Sait, Sadiq M.
منشور في: (1992)

A systolic algorithm for VLSI design of a 1/N rate Viterbi decoder
حسب: Sait, Sadiq M.
منشور في: (1989)

Enhanced simulated evolution algorithm for digital circuit design yielding faster execution in a larger solution space
حسب: Sait, Sadiq M.
منشور في: (2004)

A Parallel Tabu Search Strategy for Cell Placement in VLSI Circuit Design
حسب: Sait, Sadiq M.
منشور في: (2020)

INTEGRATING UAHPL-DA SYSTEMS WITH VLSI DESIGN TOOLS TO SUPPORT VLSI DA COURSES
حسب: Sait, Sadiq M.
منشور في: (2020)

GATS: A Novel Hybrid Algorithm for Multiobjective Cell Placement in VLSI Circuit Design
حسب: Sait, Sadiq M.
منشور في: (2020)

STATE MACHINE SYNTHESIS WITH WEINBERGER ARRAYS
حسب: Sait, Sadiq M.
منشور في: (2020)

AUTOMATIC WEINBERGER ARRAY SYNTHESIS FROM UAHPL DESCRIPTION
حسب: Sait, Sadiq M.
منشور في: (2020)

CAD TOOL FOR THE AUTOMATIC-GENERATION OF MICROPROGRAMS
حسب: Sait, Sadiq M.
منشور في: (2020)

EFFICIENT ALGORITHM FOR WEINBERGER ARRAY FOLDING
حسب: Sait, Sadiq M.
منشور في: (2020)

Exploring Asynchronous MMC based Parallel SA Schemes for Multiobjective Cell Placement on a Cluster-of-Workstations
حسب: Sait, Sadiq M.
منشور في: (2020)

Simulated evolution for timing and low power VLSI standard cell placement
حسب: Sait, Sadiq M.
منشور في: (2020)

General iterative heuristics for VLSI multiobjective partitioning
حسب: Sait, Sadiq M.
منشور في: (2003)

Asynchronous MMC based parallel SA schemes for multiobjective standard cell placement
حسب: Sait, Sadiq M.
منشور في: (2006)

Evolutionary algorithms for VLSI multi-objective netlist partitioning
حسب: Sait, Sadiq M.
منشور في: (2006)

Fuzzy simulated evolution algorithm for VLSI cell placement
حسب: Sait, Sadiq M.
منشور في: (2003)

FAST FUZZY FORCE-DIRECTED/SIMULATED EVOLUTION METAHEURISTIC FOR MULTIOBJECTIVE VLSI CELL PLACEMENT
حسب: Sait, Sadiq M.
منشور في: (2006)

SimE/TS fuzzy hybrid for multiobjective VLSI placement
حسب: Sait, Sadiq M.
منشور في: (2020)

Evolutionary Algorithms for VLSIMultiobjective Netlist Partitioning
حسب: Sait, Sadiq M.
منشور في: (2006)

VLSI LAYOUT GENERATION OF A PROGRAMMABLE CRC CHIP
حسب: Sait, Sadiq M.
منشور في: (2020)

A CMOS CELL FOR PARALLELLY LOADABLE COUNTERS
حسب: Sait, Sadiq M.
منشور في: (2020)

Evaluating Parallel Simulated Evolution Strategies for VLSI Cell Placement
حسب: Sait, Sadiq M.
منشور في: (2020)

Fuzzy simulated evolution for power and performance optimization ofVLSI placement
حسب: Sait, Sadiq M.
منشور في: (2001)

VLSI layout generation of a programmable CRC chip
حسب: Sait, Sadiq M.
منشور في: (1993)

SimE/TS fuzzy hybrid for multiobjective VLSI placement
حسب: Sait, Sadiq M.
منشور في: (2006)

Fuzzified iterative algorithms for performance driven low powerVLSI placement
حسب: Sait, Sadiq M.
منشور في: (2001)