Syed, S., & unknown. (2003). Parallelization of Iterative Heuristic for Performance-Driven Low-Power VLSI Standard Cell Placement.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Syed, Sanaullah/SS, و unknown. Parallelization of Iterative Heuristic for Performance-Driven Low-Power VLSI Standard Cell Placement. 2003.
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Syed, Sanaullah/SS, و unknown. Parallelization of Iterative Heuristic for Performance-Driven Low-Power VLSI Standard Cell Placement. 2003.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.