Harmanani, H. M., & Salamy, H. A. (2006). A Simulated Annealing Algorithm for System-on-Chip Test Scheduling with, Power and Precedence Constraints.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Harmanani, Haidar M., و Hassan A. Salamy. A Simulated Annealing Algorithm for System-on-Chip Test Scheduling with, Power and Precedence Constraints. 2006.
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Harmanani, Haidar M., و Hassan A. Salamy. A Simulated Annealing Algorithm for System-on-Chip Test Scheduling with, Power and Precedence Constraints. 2006.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.