Harmanani, H. M., & Sawan, R. (2017). Test time minimization for system-on-chip with test bus assignment and sizin.
توثيق أسلوب شيكاغو (الطبعة السابعة عشر)Harmanani, Haidar M., و Rachel Sawan. Test Time Minimization for System-on-chip with Test Bus Assignment and Sizin. 2017.
توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)Harmanani, Haidar M., و Rachel Sawan. Test Time Minimization for System-on-chip with Test Bus Assignment and Sizin. 2017.
تحذير: قد لا تكون هذه الاستشهادات دائما دقيقة بنسبة 100%.