توثيق جمعية علم النفس الأمريكية APA (الطبعة السابعة)

Ouaiss, I., Kaul, M., Vemuri, R., & Govindarajan, S. (2017). An automated temporal partitioning and loop fission approach for FPGA based reconfigurable synthesis of DSP applications.

توثيق أسلوب شيكاغو (الطبعة السابعة عشر)

Ouaiss, I., M. Kaul, R. Vemuri, و S. Govindarajan. An Automated Temporal Partitioning and Loop Fission Approach for FPGA Based Reconfigurable Synthesis of DSP Applications. 2017.

توثيق جمعية اللغة المعاصرة MLA (الإصدار التاسع)

Ouaiss, I., et al. An Automated Temporal Partitioning and Loop Fission Approach for FPGA Based Reconfigurable Synthesis of DSP Applications. 2017.