Transistor-Level Defect-Tolerant Techniques for Reliable Design at the Nanoscale
محفوظ في:
| المؤلف الرئيسي: | Khan, Farhan (author) |
|---|---|
| مؤلفون آخرون: | unknown (author) |
| التنسيق: | masterThesis |
| منشور في: |
2009
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://eprints.kfupm.edu.sa/id/eprint/136151/1/Farhan_Thesis.pdf |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Fault Tolerance Techniques for Sequential Circuits: a Design Level Approach
حسب: Al-Qahtani, Ayed Saad
منشور في: (2010) -
ENUMERATIVE TECHNIQUES IN TOPOLOGICAL OPTIMIZATION OF COMPUTER NETWORKS SUBJECT TO FAULT TOLERANCE AND RELIABILITY
حسب: Abd-El-barr, Mostafa
منشور في: (2002) -
The Use of Enumerative Techniques in Topological Optimization of Computer Networks Subject to Fault Tolerance and Reliability
حسب: Abd-El-barr, Mostafa
منشور في: (2003) -
Reliability of modular fault-tolerant hypercube networks
حسب: Abdulla, Abdul Hai Mohammed
منشور في: (1995) -
Reliability and fault tolerance based topological optimization of computer networks - part I: enumerative techniques
حسب: Abd-El-Barr, Mostafa
منشور في: (2003)