Design, selection and implementation of flash erase EEPROM memorycells
The author reports an investigation into the design and process constraints of flash EEPROM memory cells. He describes several possible structures which were developed by the MOS memory RD group of National Semiconductor Corporation at West Jordan, Utah. These structures were implemented and tested...
محفوظ في:
| المؤلف الرئيسي: | |
|---|---|
| مؤلفون آخرون: | |
| التنسيق: | article |
| منشور في: |
1992
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://eprints.kfupm.edu.sa/id/eprint/14481/1/14481_1.pdf https://eprints.kfupm.edu.sa/id/eprint/14481/2/14481_2.doc |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|