Iterative algorithms for timing and low power driven VLSI standard-cell placement
محفوظ في:
| المؤلف الرئيسي: | Minhas, Mahmood-ur-Rehman (author) |
|---|---|
| مؤلفون آخرون: | unknown (author) |
| التنسيق: | masterThesis |
| منشور في: |
2001
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://eprints.kfupm.edu.sa/id/eprint/10168/1/10168.pdf |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Parallelization of Iterative Heuristic for Performance-Driven Low-Power VLSI Standard Cell Placement.
حسب: Syed, Sanaullah/SS
منشور في: (2003) -
Fuzzified iterative algorithms for performance driven low powerVLSI placement
حسب: Sait, Sadiq M.
منشور في: (2001) -
Performance and low power driven VLSI standard cell placement usingtabu search
حسب: Sait, Sadiq M.
منشور في: (2002) -
Simulated evolution for timing and low power VLSI standard cell placement
حسب: Sait, Sadiq M.
منشور في: (2020) -
Performance driven, low-power, standard VLSI cell placement using simulated evolution
حسب: Khan, Junaid Asim
منشور في: (2001)