AN ON CHIP ALL-DIGITAL CONFIGURABLE CLOCK GENERATOR FOR ASICS' AT-SPEED TESTING
محفوظ في:
| المؤلف الرئيسي: | unknown (author) |
|---|---|
| التنسيق: | masterThesis |
| منشور في: |
2020
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://eprints.kfupm.edu.sa/id/eprint/138860/1/Mohammed_Al-Asali_Master_Thesis.pdf |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
An All-Digital Clock Frequency Caputring Circuitry For NRZ Data Communications
حسب: Elrabaa, M.E.S.
منشور في: (2006) -
An optimal formulation for test scheduling network-on-chip using multiple clock rates
حسب: Harmanani, Haidar M.
منشور في: (2017) -
A Digital Clock Re-Timing Circuit for On-Chip Source-Synchronous Serial Links
حسب: Elrabaa, Muhammad
منشور في: (2006) -
Thermal-aware test scheduling using network-on-chip under multiple clock rates
حسب: Harmanani, Haidar M.
منشور في: (2013) -
An effective solution to thermal-aware test scheduling on network-on-chip using multiple clock rates
حسب: Harmanani, Haidar
منشور في: (2017)