A method for redesign for testability at the RT level
A new method of redesign for testability at the register-transfer level (RTL) is proposed. The method identifies hard to test parts of a an RTL design synthesized either manually or automatically using high-level synthesis tools. The design is modified by inserting additional test registers followed...
محفوظ في:
| المؤلف الرئيسي: | Harmanani, H. (author) |
|---|---|
| مؤلفون آخرون: | Harfoush, S. (author) |
| التنسيق: | conferenceObject |
| منشور في: |
2017
|
| الوصول للمادة أونلاين: | http://hdl.handle.net/10725/5465 http://dx.doi.org/10.1109/CCECE.1998.682706 http://libraries.lau.edu.lb/research/laur/terms-of-use/articles.php http://ieeexplore.ieee.org/abstract/document/682706/ |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
An approach to redesign for testability at the RT level using bist techniques. (c1997)
حسب: Harfouche, Salam S.
منشور في: (1997) -
An approach for redesign for testability at the register-transfer level
حسب: Harmanani, Haidar M.
منشور في: (2000) -
Test insertion at the RT level using functional test metrics
حسب: Harmanani, H.
منشور في: (2017) -
An improved method for RTL synthesis with testability tradeoffs
حسب: Harmanani, Haidar
منشور في: (2017) -
A data path synthesis method for self-testable designs
حسب: Harmanani, Haidar
منشور في: (2017)